功耗CMOS 32K，

64K×16双端口静态RAM。各种仲裁方案是

包含在设备上以处理多个情况

处理器访问同一块数据。两个端口是

提供，允许独立的异步访问

读取和写入内存中的任何位置。设备可以

用作独立的16位双端口静态RAM或多个

设备可以组合起来以32位或更宽的功能运行

主/从双端口静态RAM。提供M / S引脚

实现32位或更宽的内存应用程序而不需要

需要单独的主设备或从设备或额外的

离散逻辑。应用领域包括处理器间和

多处理器设计，通信状态缓冲和

双端口视频/图形内存。

每个端口都有独立的控制引脚：双芯片使能（CE0

和CE1），读或写使能（R / W）和输出使能（OE）。

每个端口（BUSY和INT）上提供两个标志。忙

表示端口正在尝试访问同一位置

目前正被其他港口访问。中断标志

（INT）允许端口或系统之间的通信

邮箱的手段。信号量用于传递旗帜，

或者令牌，从一个端口到另一个端口以指示共享

资源正在使用中。信号量逻辑由八个组成

共享锁存器。只有一侧可以控制闩锁（信号量）

随时。控制信号量表示共享

资源正在使用中。自动断电功能受到控制

通过芯片使能引脚在每个端口上独立工作。

CY7C027和CY7C028采用100引脚薄型四通道

Features

■ True dual-ported memory cells which allow simultaneous

access of the same memory location

■ 32K × 16 organization (CY7C027)

■ 64K × 16 organization (CY7C028)

■ 0.35 micron CMOS for optimum speed and power

■ High speed access: 15 and 20 ns

■ Low operating power

■ Active: ICC = 180 mA (typical)

■ Standby: ISB3 = 0.05 mA (typical)

■ Fully asynchronous operation

■ Automatic power down

■ Expandable data bus to 32 bits or more using Master/Slave

chip select when using more than one device

■ On-chip arbitration logic

■ Semaphores included to permit software handshaking

between ports

■ INT flags for port-to-port communication

■ Separate upper-byte and lower-byte control

■ Dual chip enables

■ Pin select for Master or Slave

■ Commercial and industrial temperature ranges

■ Available in 100-pin TQFP

■ Pb-free packages available